Electronique (eDAQ)

Notre service se spécialise dans la conception de systèmes d’acquisition destinés à des détecteurs de physique des particules. Ces systèmes sont conçus pour gérer un large éventail de canaux de détection, allant de quelques centaines à plusieurs dizaines de milliers.

Typiquement, l’architecture de nos systèmes se compose d’une électronique frontale, suivie d’une étape de numérisation des signaux, et se termine par le traitement de grandes quantités de données. Pour ce faire, nous utilisons des composants logiques programmables tels que les SoC (System on Chip), les FPGA (Field-Programmable Gate Array), ainsi que des modules mémoire. De plus, nous mettons en place des liaisons à haut débit afin de gérer efficacement des débits de données de l’ordre de plusieurs dizaines de gigabits par seconde.

L’équipe de conception de cartes qui équipe nos systèmes possède une expertise avancée en conception multicouche, en conception de cartes flexibles (flex) et de cartes flex-rigides. Ils maîtrisent également les technologies avancées telles que les substrats à haute densité d’interconnexions (HDI), les vias empilés, les vias borgnes et les vias enterrés.

Nous concevons des systèmes d’acquisition adaptés aux besoins spécifiques des expériences en physique, en prenant en compte l’interface avec les détecteurs utilisés.

Voici quelques-unes de nos réalisations pour différentes expériences :

CMS Muon

Les chambres iRPC sont des détecteurs gazeux utilisés dans les détecteurs à muon du projet CMS pendant la phase HL-LHC du CERN, sur une période de 15 ans. Lorsqu’une particule traverse ce type de détecteur, elle génère une avalanche électronique, provoquant un signal sur des pistes en cuivre. Ces pistes sont ensuite lues par des cartes électroniques de lecture frontale. Chaque chambre est composée de deux électrodes en Bakélite, contenant un mélange de gaz adapté, entre lesquelles se trouvent deux grands PCB portant des pistes conductrices enfouies dans une couche diélectrique. Les électrodes sont soumises à une tension de 7 kV. Lorsqu’une particule traverse le gaz, elle génère une avalanche de charges, produisant ainsi un signal sur les pistes. Ce signal est capté des deux côtés et traité par une carte d’acquisition. Sur chaque carte d’acquisition, l’étage analogique comprend 6 ASICs PETIROC (Omega) permettant d’amplifier et de détecter des charges électriques très faibles (de l’ordre de 50 fC). Les signaux reçus sont timestampés par 3 FPGA hébergeant des TDC multivoies (34 canaux par FPGA), avec une précision de quelques dizaines de picosecondes. Ces timestamps sont ensuite filtrés, regroupés en clusters en fonction des timestamps correspondant au même strip, afin d’optimiser la bande passante, puis ils sont transmis au backend board situé en dehors du détecteur via une liaison optique dédiée à 4.8 Gb/s. Ces clusters permettent de reconstruire la position 3D des hits de muons dans le détecteur.

DUNE

Pour le projet DUNE, nous avons développé un système qui combine deux architectures de cartes électroniques. La première, la carte AMC, a été créée en interne et est conçue pour gérer 64 voies analogiques tout en acheminant les données via une connexion Ethernet 10 Gbit/s. La seconde carte, appelée « white rabbit », est responsable de la distribution des horloges dans l’ensemble du système et génère les trames de synchronisation. Au total, nous avons intégré 400 cartes AMC dans un châssis micro TCA, ce qui équivaut à la digitalisation de 150 000 voies analogiques.

RICOCHET

Le projet RICOCHET vise à développer une électronique spécialisée pour la lecture de bolomètres dans un cryostat. Cette électronique comprend un frontend bas bruit, un étage de numérisation des voies de lecture, et est centrée autour d’un FPGA Cyclone V avec un processeur ARM intégré. Ce FPGA gère le contrôle du système, la consolidation des données des bolomètres et leur extraction via une liaison Ethernet en fibre optique. Le système comprend 30 cartes, chacune équipée de 7 voies de lecture, pour un total de 210 voies.

Partenariat avec le groupe de micro-électronique

Notre expertise en conception de firmware, donne lieu à un partenariat avec le groupe de microélectronique. Notre responsabilité est de développer des fonctions numériques complexes destinées à être intégrées dans des circuits ASIC, qu’ils soient mixtes ou entièrement numériques. Ce partenariat nous permet de jouer un rôle essentiel dans la création de ces ASIC, qui sont cruciaux pour de nombreuses applications de physique de particule.

PCB :

• Circuits imprimés multicouches
• Technologies flex, flex rigide
• Prototypage, production et suivi de production
• Intégration mécanique

Circuits logiques programmables :

• CPLD
• FPGA
• SoC

Technologies mises en œuvre :

• DDR
• PCI express
• Liens rapides haut débit (10 Gbits Ethernet)

Timing et synchronisation :

• TDC embarqué sur FPGA
• Système white rabbit